约束文件SDC 这是一个数字综合时时序仿真的约束文件，适合初学者看一下怎么写约束文件 大小：591B | 2019-07-19 06:17:23 FPGA设计流程 本次讲义是FPGA的一个简单设计流程，适合初学者了解一下简单的知识 大小：175.5KB | 2018-12-19 05:46:51
