基于FPGA的循环冗余校验 本程序是用verilog VHDL语言写的用并行的方法实现CRC码的生成,并且已经在modelsim... 大小:955.42KB | 2018-12-18 06:36:27