hzhkun 这家伙很懒，什么也没写 资源：1 粉丝：0
+关注
Ta的上传资源列表
  • 基于FPGA的循环冗余校验

    本程序是用verilog VHDL语言写的用并行的方法实现CRC码的生成，并且已经在modelsim...

    大小：955.42KB | 2018-12-18 06:36:27