我们还年轻早得很 这家伙很懒，什么也没写 资源：1 粉丝：0
+关注
Ta的上传资源列表
  • uart源码Verilog

    使用verilog实现uart功能，可在FPGA或CPLD中实现UART模块，实现串口通信。

    大小：10.08KB | 2018-12-09 14:57:33