vip_happen 这家伙很懒，什么也没写 资源：6 粉丝：0
+关注
Ta的上传资源列表
  • 串并并串转换

    用VHDL实现串并转换并串转换。用modelism仿真验证程序可以使用。

    大小：1.51KB | 2019-05-13 16:50:56
  • 按字节交织

    大小：0 | 2019-02-16 21:15:26
  • VHDL实现块交织

    大小：0 | 2019-02-16 21:15:25
  • 加扰与解扰

    VHDL实现加扰解扰程序，连在一起用modelism仿真，并通过下板子验证程序可以使用

    大小：1.37MB | 2018-12-25 07:26:44
  • 任意奇数分频

    大小：0 | 2018-12-08 07:46:47
  • 任意偶分频

    大小：0 | 2018-12-08 07:46:41