用于控制ddr模块的源码,verilog,代码风格比较好,很容易看懂,可以拿到FPGA也可以改下作为...

RS(255,239)编解码 BM迭代算法 verilog 详细解读 该解码算法迭代过程可以改进

基于FPGA开发平台的AD/DA代码,适合于入门学习的人下载,里面已经建立好工程了,用软件直接打开即...

FIFO控制模块verilog代码,非常适合初学者学习,可用于FPGA或者EDA仿真环境下,用于自我...

uvm+vcs+verdi基本平台搭建,也许平台不是很难,但是网上没有 UVM 在 VCS 中的详细...