FPGA中使用Verilog语言实现Hanming码行列监督码 本工程实现的是48bit数据生成 12bitECC码,外加4bit无用数据(全部置1)共64bit数... 大小：857.13KB | 2020-11-06 08:03:21
