用FPGA的spartan3e系列开发板实现的基于Verilog数据四选一功能的源代码。

利用VerilogHDL语言在FPGA开发板上面实现利用数码管显示0到99的跑表功能。