-
8bit按位乘法器，与非门电路“手工”搭的，适合初学者
大小：582.89KB | 2019-09-02 20:29:43 -
16位有余除法器的fpga实现（verilog）代码modulediv_uu(clk,rst,clk...
大小：3.18KB | 2019-04-29 03:40:25
Ta的上传资源列表
8bit按位乘法器，与非门电路“手工”搭的，适合初学者
16位有余除法器的fpga实现（verilog）代码modulediv_uu(clk,rst,clk...