华为大规模逻辑设计指导书

华为大规模逻辑设计指导书

目的

编写该规范的目的是提高书写VHDL代码的可读性可修改性可重用性优化代码综合和

仿真的结果指导设计工程师使用VHDL规范代码和优化电路规范化公司的ASIC/FPGA设计输

入从而做到 逻辑功能正确可快速仿真 综合结果最优 可读性较好

2 范围

该规范涉及VHDL编码风格规定编码中应注意的问题VHDL代码书写范例等

该规范适用于所有的采用VHDL代码进行设计的项目

3 定义

VHDL Very high speed IC Hardware DescripTIon Language, 甚高速集成电路的硬件描述语言

FSM Finite Status Machine,有限状态机

simulate 仿真通过输入激励在计算机上验证设计是否正确包括RTL仿真和门级仿真

模拟是指对一个物理器件的结构功能或其他特性如延时特性等用抽象的语言或高级语言

如用C语言进行算法描述所进行的建模