0.5 μm CMOS带隙基准电路设计

依据带隙基准原理,采用华润上华(CSMC)0.5 μm互补金属氧化物半导体(CMOS)工艺,设计了一种用于总线低电压差分信号(Bus Low Voltage Differential Signal,简称BLVDS)的总线收发器带隙基准电路。该电路有较低的温度系数和较高的电源抑制比。Hspice仿真结果表明,在电源电压VDD=3.3 V,温度T=25°C时,输出基准电压Vref=1.25 V。在温度范围为-45°C~+85°C时,输出电压的温度系数为20 pm/°C,电源电压的抑制比δ(PSRR)=-58.3 dB 。