LPDDR5信号完整性研究.pdf

本文介绍了使用1抽头DFE（判决反馈均衡）的LPDDR5 SoC DRAM PoP（封装在封装上）系统的SI（信号完整性）分析。系统以6.4 Gbps的速度运行，SS拐角处为0.47V VDDQ。 DFE减轻了基于反射的ISI，并提高了眼睛孔径。 DFE已广泛应用于串行差分接口，如USBSS和PCIe，但其在LPDDR5并行单端接口中的应用是新的，并提出了独特的挑战，因为JEDEC标准六边形眼罩定义了两种定时规范，即@Vref+/-0mV和@Vref+/-50mV。 Vref是用于测量眼睛张开度的眼睛中心中的参考电压。根据所分析的信道，在写入期间，最佳的1抽头DFE反馈权重为约5mV，这在Vref+/-50mV时提高了眼孔径，而不会降低Vref+/-0mV时的眼孔径。进一步增加反馈权重会导致过度均衡，导致在Vref+/-0mV时的眼睛孔径减小，即使在Vref+/-50mV时眼睛孔径仍在增加。