AES加解密算法的FPGA优化设计 上传者：ericmaxlee 2019-01-02 20:34:41上传 CAJ文件 2.02MB 热度 30次 AES加解密算法的FPGA优化设计。针对 AES 加、解密算法在同一片 FPGA 中的优化实现问题，在深入 分析了 AES 算法的整体结构、基本变换以及加、解密流程的基础上，对 AES 算法 的加、解密系统的 FPGA 优化设计进行了研究 下载地址 用户评论 更多下载 下载地址 立即下载 收藏 腾讯 微博 用户评论 发表评论 ericmaxlee 资源：2 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
