VHDL 语言编写规范 上传者:randyssyxh 2019-07-22 23:26:25上传 PDF文件 347.25KB 热度 50次 VHDL语言编写规范目的是提高书写VHDL代码的可读性、可修改性、可重用性;优化代码综合和仿真结果,指导设计工程师使用VHDL规范代码和优化电路,规范化公司的ASIC/FPGA设计输入,从而做到1、逻辑功能正确;2、可快速仿真;3、综合结果最优;4、可读性最好。 下载地址 用户评论 更多下载 下载地址 立即下载 收藏 腾讯 微博 用户评论 发表评论 randyssyxh 资源:2 粉丝:0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台,下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容!联系邮箱:server@dude6.com