verilog FSM 范例 上传者：xuehurong 2020-10-26 12:24:47上传 V文件 5.63KB 热度 27次 verilog FSM 范例 //FSM always @(posedge clk or negedge rst_n)begin if(rst_n == 1'd0)begin sta_curr 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-05-31 22:42:23 大家千万别下载，垃圾啊 就一个网页链接 码姐姐匿名网友 2019-05-31 22:42:23 怎么用呀？怎么安装？怎么看源码？ 发表评论
大家千万别下载，垃圾啊 就一个网页链接
怎么用呀？怎么安装？怎么看源码？