课程设计：六十进制计数器的设计

Name: 课程设计：六十进制计数器的设计
Rating: 4.5 (33 reviews)
Author: zhaoyan79909

上传者：zhaoyan79909 2019-05-25 03:43:28上传 DOC文件 85.5KB 热度 33次

课程设计：六十进制计数器的设计课程设计：六十进制计数器的设计课程设计：六十进制计数器的设计课程设计：六十进制计数器的设计

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

课程设计六十进制计数器的设计

课程设计：六十进制计数器的设计实验目的 1．进一步掌握VHDL语言中元件例化语句的使用 2．通过本...

大小：86KB | 2020-07-20 06:03:53
六十进制计数器

自顶向下的六十进制EDA程序设计，你可以看看，我已经在电脑上跑过了，没有问题

大小：0B | 2019-07-29 15:23:12
EDA六十进制计数器

大小：0B | 2019-03-01 23:03:52
六十进制计数器有代码

大小：0B | 2019-03-10 16:18:19
第五部分课程设计六十进制计数器的设计

第五部分课程设计：六十进制计数器的设计

大小：0B | 2019-07-23 09:33:32
EDA设计二十四进制和六十进制计数器

EDA可编程逻辑计数器设计程序

大小：0B | 2019-04-28 00:06:52
同步六十进制加法计数器.zip

本电路用同步十进制加法计数电路和同步六进制加法计数器电路的有机组合, 实现了六十进制加法计数器的功能...

大小：64KB | 2020-11-17 16:15:57
FPGA十进制计数器的设计

FPGA实验，十进制计数器的设置。通过按键输出信号，采集脉冲信号后计数，并通过七段数码管显示

大小：0B | 2019-05-27 18:14:37
基于可编程逻辑的原理图六十进制计数器设计

EDA 可编程逻辑六十进制计数器

大小：0B | 2018-12-27 23:52:11
同步时钟同步清零的六十进制可逆计数器

同步时钟同步清零的六十进制可逆计数器 VHDL 可编程器件

大小：0B | 2018-12-19 11:35:03
十进制计数器

使用quartusii软件编写的十进制计数器，所用语言为Verilog

大小：0B | 2019-07-29 15:23:15
计数器参考设计-课程设计

大小：0B | 2019-03-03 09:33:32
光电计数器的设计课程设计

大小：0B | 2019-01-12 06:19:55
计数器课程设计报告

Counter course design report

大小：0B | 2019-06-24 01:03:04
十进制计数器设计2.docx

.

大小：1MB | 2023-02-08 12:39:32
十进制加减可逆计数器的设计.docx

.

大小：1.73MB | 2023-02-08 14:22:36