1. 首页
  2. 编程语言
  3. 硬件开发
  4. FPGA时序分析

FPGA时序分析

上传者: 2019-05-16 04:37:22上传 DOC文件 275.5KB 热度 34次
FPGA时序分析时序约束目的:一、提高设计的工作频率二、获得正确的时序分析报告(STA:静态时序分析)
用户评论
码姐姐匿名网友 2019-05-16 04:37:22

有一定参考价值。说的不算详细。

码姐姐匿名网友 2019-05-16 04:37:22

基本还行...