基于FPGA的VerilogHDL语言数字钟 上传者：huandy84 2019-05-14 17:53:49上传 DOC文件 33.5KB 热度 70次 基于FPGA的VerilogHDL语言数字钟基于FPGA的VerilogHDL语言数字钟基于FPGA的VerilogHDL语言数字钟基于FPGA的VerilogHDL语言数字钟 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-05-14 17:53:49 只有文档没有代码 码姐姐匿名网友 2019-05-14 17:53:49 是个文档，还行吧。分也不多~ 码姐姐匿名网友 2019-05-14 17:53:49 有点看不懂，加油 码姐姐匿名网友 2019-05-14 17:53:49 还是可以用的程序 码姐姐匿名网友 2019-05-14 17:53:49 还可以 很简单的东西 码姐姐匿名网友 2019-05-14 17:53:49 只有文档没有代码。。。 码姐姐匿名网友 2019-05-14 17:53:49 认真看得花，不会很繁琐，跟楼上感觉不同。 代码写的很好。 码姐姐匿名网友 2019-05-14 17:53:49 测序可以，，， 码姐姐匿名网友 2019-05-14 17:53:49 没有看到程序，只有下到文档 码姐姐匿名网友 2019-05-14 17:53:49 资料可以下载并使用，程序有些繁琐 发表评论
只有文档没有代码
是个文档，还行吧。分也不多~
有点看不懂，加油
还是可以用的程序
还可以 很简单的东西
只有文档没有代码。。。
认真看得花，不会很繁琐，跟楼上感觉不同。 代码写的很好。
测序可以，，，
没有看到程序，只有下到文档
资料可以下载并使用，程序有些繁琐