使用 ModelSim 进行设计仿真 上传者：flock6106 2022-08-18 14:44:35上传 RAR文件 334.08 KB 热度 33次 ModelSim为HDL仿真工具，我们可以利用该软件来实现对所设计的VHDL或Verilog程序进行仿真，支持IEEE常见的各种硬件描述语言标准。可以进行两种语言的混合仿真，但推荐大家只对一种语言仿真。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-05-14 02:28:27 暂时还无法使用，C++的代码 发表评论
暂时还无法使用，C++的代码